™
邊緣 LLM 推理
透過線速解壓縮權重並無停頓地傳輸，維持端側的 Token 吞吐量。
邊緣 AI 的即插即用 RTL IP
算力不再是瓶頸。
記憶體存取才是。
滙流半導體 (FlowLogic) 的可編程資料流架構為邊緣 AI 推理打破記憶體牆，實現：
2×有效 DDR 頻寬
2×Token/s 吞吐量
50%減少片上 SRAM 需求
0增加零延遲
晶片佈局圖
記憶體牆破局者解析
映射到矽匯流排的邊緣 LLM 加速器 SoC。點擊任意模組查看詳情。
■ Floorplan.sch
Rev 4.2 · 頂層網表
J1 · 外部
外部
DDR4/5 片外
DDR4/5 片外
記憶體匯流排
雙向
邊緣 LLM SoC 邊界
AXI 資料流
解壓縮資料
資料饋送
CTRL
U4 · 接收端
NPU 計算陣列
杜絕資料飢餓
虛線 = 控制訊號
·
ZOS™ ➜ 控制器與 NPU
ZAX™ · 零跳過 ANS 加速器
線速 AI 權重解壓縮提供 2× 有效記憶體頻寬。
IP 產品組合
九款可量產的 RTL IP 核
應用領域
專為最先遇到記憶體牆的工作負載而設計
汽車與自動駕駛 (ADAS)
在錯失截止時間即意味著安全事故的硬即時約束下，保證確定性的資料交付。
視覺與影像
透過壓縮幀快取減少片外記憶體流量，適用於始終開啟的攝影機和多感測器流水線。
資料中心加速
利用雲端最佳化的快取和長突發排程，在加速器叢集中擴展記憶體頻寬。
公司介紹
一家專注於有效頻寬的無晶圓廠半導體 (fabless) IP 公司
滙流半導體 (FlowLogic) 構建了現代加速器所缺失的資料移動層。我們的 IP 經過 FPGA 驗證，作為整潔、可量產的 RTL 交付，旨在直接插入您的匯流排中，而無需更改計算核心。
9可量產 IP 核
已驗證整潔、可交付的 RTL
即插即用無需修改計算核心
確定性保證資料交付
常見問題
技術與部署常見問題
關於滙流半導體 IP 整合與邊緣大模型 (LLM) 推理最佳化的常見問題。
滙流半導體有限公司的總部與支援中心在哪裡？
滙流半導體有限公司總部位於香港。我們為專為邊緣 AI 和資料中心記憶體加速設計的即插即用 RTL IP 核提供亞太地區及全球支援。
ZOS™ (零開銷狀態機) IP 的功能是什麼？
ZOS™ 消除分支氣泡並保證流水線中 NPU 的確定性執行，確保邊緣 AI 加速器的控制流穩定。
MtFlow™ 如何提高記憶體頻寬？
MtFlow™ 是一種記憶體控制器增強技術，採用長突發 DDR 排程，使匯流排利用率達到 90%，為 AI 工作負載提供可預測的延遲。
什麼是 DMC™ IP 核？
DMC™ (確定性記憶體控制器) 保證可預測的存取延遲，確保資料交付滿足汽車和邊緣應用中的硬即時約束。
ZAX™ 如何最佳化邊緣 LLM 推理？
ZAX™ (零跳過 ANS 加速器) 執行線速 AI 權重解壓縮，有效地將 DDR 頻寬翻倍，並維持無停頓的 Token 吞吐量。
ActiveCache™ 在 SoC 架構中扮演什麼角色？
ActiveCache™ 提供零抖動的串流 FIFO，使 NPU 計算陣列持續獲得資料饋送，消除了推理過程中的資料飢餓問題。
FlowCache™ 如何減少片上記憶體需求？
FlowCache™ 使用確定性 SRAM 鎖定技術來保證關鍵張量的命中率，將整體片上 SRAM 需求降低高達 50%。
LLML Codec™ 有什麼優勢？
LLML Codec™ 提供具有有界、確定性延遲的無損資料壓縮，最佳化了進階計算陣列的內部資料流。
CFC™ 如何使視覺與影像應用受益？
CFC™ (壓縮幀快取) 提供片上壓縮幀儲存，大幅削減多感測器和攝影機流水線中的片外記憶體流量。
CloudCache™ 用於什麼場景？
CloudCache™ 是一種專為資料中心應用調優的橫向擴展快取架構，可最大化加速器叢集的記憶體頻寬。